Szkolenie High Speed Design
Power & Signal Integrity for high speed design.
Jak projektować bardzo szybkie układy cyfrowe zgodnie z wymaganiami EMC
Cel szkolenia
High Speed Design to szkolenie poświęcone projektowaniu szybkich układów cyfrowych z uwzględnieniem aspektów kompatybilności elektromagnetycznej.
Uczestnik szkolenia zdobędzie wiedzę z zakresu EMC, która pozwoli mu unikać wielu problemów, które mogą się pojawić podczas projektowania nowoczesnych i zaawansowanych technologicznie urządzeń elektronicznych. Szkolenie dedykowane jest głównie dla elektroników, projektantów elektroniki (hardware engineer) oraz projektantów płytek drukowanych (PCB designer).
Główne założenia szkolenia
- Prezentacja metod projektowania PCB, wybór ilości warstw (stuckup) w zależności od skomplikowania urządzenia czy szybkości działania magistral cyfrowych.
- Przedstawienie sposobów projektowania magistral zasilających dla szybkich układów scalonych i prawidłowego eliminowania zaburzeń elektromagnetycznych wytwarzanych przez te układy scalone.
- Praktyczne wskazówki dotyczące prowadzenia magistral cyfrowych na płytce drukowanej.
- Prezentacja jak prowadzenie magistral cyfrowych na kilku warstwach wpływa na jakość sygnału (Signal intergity).
- Pokazanie wpływu przelotek na jakość sygnałów cyfrowych.
- Prezentacja wpływu prowadzenia ścieżek sygnałowych na jakość sygnału i problemy emisji zaburzeń promieniowanych.
- Zdobycie wiedzy na temat kontroli impedancji dla sygnałów cyfrowych.
Program szkolenia High Speed Design
- Zasilanie szybkich układów cyfrowych (Power Integrity for high speed signals) (czas trwania około 180 minut)
- Projektowanie warstw zasilania dla szybkich układów scalonych zasilanych wieloma napięciami
- Projektowanie PCB dla szybkich układów scalonych (Signal Integrity for high speed signals) (czas trwania około 210 minut)
- Identyfikacja i eliminacja zaburzeń elektromagnetycznych dla szybkich magistral cyfrowych
- Kontrola impedancji
- Przelotki dla szybkich sygnałów cyfrowych i ich wpływ na jakość sygnału
- Rodzaje laminatów
- Wyrównywanie magistral
- Prowadzenie par różnicowych
- Propagacja sygnałów
- Terminacja magistral cyfrowych
Czas trwania szkolenia
- 1 dzień, 8 godzin
Wymagania wstępne
- Ogólna wiedza techniczna
- Znajomość podstawowych zagadnień dotyczących kompatybilności elektromagnetycznej
Adresaci szkolenia High Speed Design
- Inżynierowe elektronicy (hardware engineer)
- Inżynierowie – projektanci obwodów drukowanych PCB (PCB layout engineer)
- Inżynierowie testujący (EMC test engineer)
- Wszyscy pracownicy inżynierii zainteresowani zagadnieniami kompatybilności elektromagnetycznej EMC
Dodatkowe informacje
Zapewniamy:
- Materiały szkoleniowe w formie papierowej
- Certyfikat ukończenia szkolenia
- Przerwy kawowe
- Obiad
Rejestracja
Miejsce | Termin | Cena | Zapisy |
---|---|---|---|
Kraków | 11 kwiecień 2025 | 2100 PLN netto | Formularz rejestracji |
Szkolenia zamknięte nawet dla małych kilku osobowych grup – zapoznaj się z ofertą szkoleń zamkniętych.
Regulamin
Zapraszamy do zapoznania się z ogólnymi warunkami uczestnictwa w szkoleniach dostępnych w naszej ofercie.